ANACONDA

Compilation pour les Systèmes Embarqués Temps-Réel Multiprocesseurs


Contexte

Poussés par les avancées technologiques dans le domaine des SoC (System-On-Chip), et par un marché économique très dynamique en plein essor, de nombreux problèmes de ruptures sont apparus dans la chaîne d’outils utilisés dans le processus de conception des systèmes embarqués. De nouveaux facteurs de complexité, tels que les architectures multiprocesseurs et les logiciels multi-threadés, rendent le développement des systèmes embarqués plus difficile, long et coûteux, avec un grand risque d’erreurs de conception et de mise en œuvre.


Ojectifs

Pour faire face à cette nouvelle problématique, STMicroelectronics a entamé, en collaboration avec VERIMAG, la conception d’un environnement de génie logiciel industriel pour le développement de systèmes embarqués temps-réel multi-threadés s’exécutant sur des architectures multiprocesseurs. Il vise à étendre la technologie de compilation développée par STMicroelectronics pour les processeurs conçus par STMicroelectronics. Pour ce faire, il est nécessaire d'introduire le parallélisme et les contraintes non-fonctionnelles (temps-réel, architecture, …) et les composants dans la spécification d’un système et à prendre en compte ceux-ci au niveau des outils d’analyse et de compilation. Ce projet complète la problématique abordée dans le projet MEDEA+ NEVA « Méthodes de conception de Réseaux sur Puce avec Applications à la Vidéo et aux Réseaux Distribués ».


Résultats obtenus

Ce projet s'est déroulé entre 2004 et 2007. Les résultats produits sont :

2004

  1. Un langage de spécification et de programmation (appelé FXML) permettant d’exprimer les contraintes non-fonctionnelles et le parallelsme de l’application.

  2. Un premier prototype de chaîne de compilation basée sur FXML, appelé Jahuel.

2005

  1. Modélisation complète de l’encodeur MPEG-4.

  2. Génération de code pour POSIX et SystemC avec Jahuel.

  3. Développement du prototype P-Ware de simulation permettant d’étudier les performances du code généré sur une architecture multiprocesseurs.

2006

  1. L’extension du langage de représentation intermédiaire avec les caractéristiques architecturales, en particulier les mécanismes de communication fournis.

  2. L’amélioration et extension de l'outil P-Ware.

2007

  1. La traduction automatique de FXML en BIP permettant la componentisation de spécifications FXML.

  2. Validation de la traduction avec une étude de cas industrielle fournie par STMicroelectronics : un encodeur MPEG-4.

  3. Mise en œuvre de traduction dans la chaîne de compilation Jahuel.


Publications

  1. A. Basu, S. Yovine, M. Zanconi. An approach to derivation of component-based implementations from data-oriented specifications. APGES 2007, Oct. 4th 2007, Salzburg, Austria.

  2. I. Assayad, S. Yovine. Modelling and Exploration Environment for Application Specific Multiprocessor Systems. HASE 2007. Dallas, Texas, 2007. IEEE Computer Society Press. (short paper)

  3. I. Assayad, S. Yovine. Methodology and tools for performance analysis of embedded multiprocessor industrial applications. ARTIST International Workshop on Tool Platforms for Modeling, Analisis and Validation of Embedded Ssystems 2007. Berlin, Germany, 2007. (short paper)

  4. I. Assayad, S. Yovine. P-Ware: A precise and scalable component-based simulation tool for embedded multiprocessor industrial applications. EUROMICRO Conference on Digital System Design (DSD 2007), August 2007. IEEE Computer Society Press.

  5. I. Assayad, S. Yovine. A scalable framework for modelling and performance analysis of multiprocessor embedded systems: models and benefits. In Proc. of "7th Intl. Conf. on New Technologies of Distributed Systems (NOTERE 2007)", 2007.

  6. I. Assayad, S. Yovine. System-Platform Simulation Model Applied to Performance Analysis of Multi-processor Video Encoding. In Proceedings of "IEEE Symposium on Industrial Embedded Systems (IES 2006)". October 2006. IEEE Computer Society Press.

  7. I. Assayad, V. Bertin, F-X. Defaut, Ph. Gerner, O. Quevreux, S. Yovine. Jahuel: A formal framework for software synthesis. In Proceedings of ICFEM 2005 Seventh International Conference on Formal Engineering Methods". 1-4 November 2005, Manchester, UK. LNCS 3785, Pages: 204-218. Springer, 2005.

  8. I. Assayad, S. Yovine. Compositional Constraints Generation for Concurrent Real-time Loops with Interdependent Iterations. In Proceedings of "I2CS'05 : the international conference on innovative internet community systems". Paris, France, 2005. LNCS 3908, Pages: 159-170. Springer, 2006.

  9. I. Assayad, Ph. Gerner, S. Yovine, V. Bertin. Modelling, Analysis and Implementation of an On-line Video Encoder. In Proceedings of "The First International Conference on Distributed Frameworks for Multimedia Applications (DFMA'2005)". Besancon, France, February 6-9, 2005. Pages: 295 - 302. IEEE Computer Society. 2005.